PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-082797

(43) Date of publication of application: 28.03.1997

(51)Int.CI. H01L 21/768

(21)Application number: 07-264811 (71)Applicant: NIPPON STEEL CORP

(22) Date of filing: 19.09.1995 (72) Inventor: EGUCHI KOHEI


(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF


(57)Abstract:

PROBLEM TO BE SOLVED: To prevent an interlayer insulating film from being excessively etched laterally at the time of opening a contact hole having an upwardly opened tapered part in an interlayer insulating film.

SOLUTION: An interlayer insulating film is made of a two-layer structure of an upper layer silicon nitride film 3 and a lower layer silicon oxide film 2 so as to perform isotropic dry etching to the silicon nitride film 3 with a pattern-formed photoresist serving as a mask so as to form an upwardly opened tapered part 3a.

Thereafter, the silicon oxide film 2 is anisotropically etched so as to form a contact hole 5 reaching a polycrystalline silicon film 1. Then, an aluminium film 6 to be connected to the polycrystalline silicon film 1 is pattern-formed. Further, since the interlayer insulating film is of the two-layer structure of the silicon oxide film 2 and the silicon nitride film 3, electrostatic capacitance between upper-and-lower conductive layers can be lowered, thus producing no crosstalk or the like.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平9-82797

(43)公開日 平成9年(1997)3月28日

Α

(51) Int.Cl.6

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 21/768

H01L 21/90

審査請求 未請求 請求項の数3 FD (全 6 頁)

(21)出願番号

特顯平7-264811

(22)出顧日

平成7年(1995) 9月19日

(71)出願人 000006655

新日本製鐵株式会社

東京都千代田区大手町2丁目6番3号

(72)発明者 江口 公平

東京都千代田区大手町2-6-3 新日本

製鐵株式会社内


(74)代理人 弁理士 國分 孝悦


(54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

上方に開いたテーパー部を有するコンタクト 孔を層間絶縁膜に開孔するとき、層間絶縁膜が横方向に 過度にエッチングされるのを防止する。

【解決手段】 層間絶縁膜を上層のシリコン窒化膜3と 下層のシリコン酸化膜2との2層構造とし、パターン形 成したフォトレジストをマスクとしてシリコン窒化膜3 に対して等方性ドライエッチングを施して、上方に開い たテーパー部3aを形成する。しかる後、シリコン酸化 膜2に異方性エッチングを施して多結晶シリコン膜1に 達するコンタクト孔5を形成する。そして、多結晶シリ コン膜1と接続されるアルミニウム膜6をパターン形成 する。また、層間絶縁膜がシリコン酸化膜2とシリコン 窒化膜3との2層構造なので、上下の導電層間の静電容 量を低下させることができてクロストークなどが生じな い。





(P)

【特許請求の範囲】

【請求項1】 第1の導電層上にシリコン酸化膜を形成する工程と、

前記シリコン酸化膜上にシリコン窒化膜を形成する工程 と、

前記シリコン窒化膜上にフォトレジストをパターン形成 する工程と、

前記フォトレジストをマスクとして前記シリコン窒化膜 の少なくとも一部を等方性ドライエッチングする工程 と、

前記フォトレジストをマスクとして少なくとも前記シリコン酸化膜に異方性エッチングを施し、前記第1の導電層に達するコンタクト孔を形成する工程と、

前記フォトレジストを除去する工程と、

前記コンタクト孔において前記第1の導電層と接続される第2の導電層を形成する工程とを有することを特徴とする半導体装置の製造方法。

【請求項2】 層間絶縁膜に形成されたコンタクト孔において第1の導電層と第2の導電層とが電気的に接続された半導体装置において、

前記層間絶縁膜は、前記第1の導電層上に形成されたシリコン酸化膜と、このシリコン酸化膜上に形成されたシリコン窒化膜とを有し、

前記コンタクト孔は、前記シリコン窒化膜に形成された 上方に開いたテーパー部と、このテーパー部の下に形成 された実質的に垂直な部分とからなることを特徴とする 半導体装置。

【請求項3】 前記シリコン窒化膜の膜厚が100nm 以上であることを特徴とする請求項2に記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置および その製造方法に関し、特に、上下の導電層がコンタクト 孔において接続された半導体装置およびその製造方法に 関する。

[0002]

【従来の技術】半導体集積回路においては、例えばMO Sトランジスタのソース・ドレインのような基板内の不 純物拡散層と金属配線とを互いに電気的に接続するため に、不純物拡散層上の絶縁膜にコンタクト孔が形成され る。また、多層配線間を電気的に接続するためにも層間 絶縁膜にコンタクト孔(ピアホール)が形成される。

【0003】しかしながら、近年の半導体装置の高集積化に伴って素子の微細化が進行した結果、コンタクト孔についても、その径(R)と深さ(D)との比(D/R)であるアスペクト比が大きくなってきた。従って、

図4に示すように、下層専電層41上の層面絶縁膜42 に開孔されたコンタクト孔43部分に例えばスパッタ法 でアルミニウムなどの上層導電層44を形成した場合、 コンタクト孔43内部が上層導電層44で埋め込まれる前に上層導電層44がコンタクト孔43の入口付近でコンタクト孔43を塞いでしまうというという事態が生じている。このような事態が生じると、下層導電層41と上層導電層44との接触抵抗が高くなるだけでなく、下層導電層41と上層導電層44とが電気的に接続されず断線することもあり、半導体装置の信頼性を大いに低下させてしまう。そして、断線の可能性は、素子の微細化が進行してコンタクト孔43のアスペクト比が大きくなるほど高くなる。

【0004】上述のような事態が生じないようにするた めの方法として、次に説明するような方法が知られてい る。即ち、図5 (a) に示すように、下層導電層51に シリコン酸化膜などで層間絶縁膜52を形成し、この層 間絶縁膜52上にコンタクト孔形状の開孔を有するフォ トレジスト54をパターン形成する。しかる後、フォト レジスト54をマスクとしてHF溶液を用いた等方性ウ エットエッチングを施し、層間絶縁膜52の表面にその 膜厚の半分程度までの深さを有する凹部を形成する。さ らに、フォトレジスト54をマスクとしてF系ガスを用 いたリアクティブイオンエッチング(RIE)による異 方性エッチングを施し、凹部の下に残存する層間絶縁膜 52を除去する。このように、縦横両方向にエッチング が進行する等方性エッチングと縦方向にのみエッチング が進行する異方性エッチングとを組み合わせて行うこと により、上部にテーパー部52aを有するコンタクト孔 53を開孔することができる。

【0005】次に、図5(b)に示すように、フォトレジスト54を除去した後、上層導電層55を成膜する。このとき、コンタクト孔53にはその上部にテーパー部52aが形成されているため、図4で示したようにコンタクト孔53の入口付近が塞がれることがない。従って、この方法によると、コンタクト孔53での段差被覆性に優れ、コンタクト孔53を埋め込む上層導電層55を形成することができる。

[0006]

【発明が解決しようとする課題】しかしながら、図5で説明したような方法によると、フォトレジスト54をマスクとして層間絶縁膜52をウェットエッチングする際、一般に有機膜であるフォトレジスト54と層間絶縁膜52との間の密着性が充分でないために、エッチング液であるHF溶液がフォトレジスト54と層間絶縁膜52との界面に染み込み、この界面に沿って層間絶縁膜52の横方向のエッチングが過度に進行してしまう。このため、必要なエッチング量を得ようとすると、図6に示すように、隣接するコンタクト孔53間のフォトレジスト55が浮いてしまうことがある。

【0007】このような状態になると、連続的に形成された隣接するコンタクト孔53間の層間絶縁膜52が実

質的に薄くなってしまうことや、フォトレジスト54と 層間絶縁膜52との界面に染み込んだHF溶液がその後 の純水リンス(純水洗浄)によっても除去しきれず残留 してしまうことなどに起因して、素子の特性不良や装置 全体の歩留り低下が生じていた。

【0008】そこで、本発明の目的は、上下の導電層を接続するためのコンタクト孔がその上部にテーパー部を有する半導体装置に関し、コンタクト孔の上部での横方向への過度なエッチングが生じないようにすることである。

[0009]

【課題を解決するための手段】上記目的を達成するために、本発明の半導体装置の製造方法は、第1の導電層上にシリコン酸化膜を形成する工程と、前記シリコン酸化膜上にシリコン窒化膜を形成する工程と、前記シリコン窒化膜上にフォトレジストをパターン形成する工程と、前記フォトレジストをマスクとして前記シリコン窒化膜の少なくとも一部を等方性ドライエッチングする工程と、前記フォトレジストをマスクとして少なくとも記シリコン酸化膜に異方性エッチングを施し、前記第1の導電層に達するコンタクト孔を形成する工程と、前記コンタクト孔において前記第1の導電層と接続される第2の導電層を形成する工程とを有する。

【0010】また、本発明の半導体装置は、層間絶縁膜に形成されたコンタクト孔において第1の導電層と第2の導電層とが電気的に接続された半導体装置において、前記層間絶縁膜は、前記第1の導電層上に形成されたシリコン酸化膜と、このシリコン酸化膜上に形成されたシリコン窒化膜とを有し、前記コンタクト孔は、前記シリコン窒化膜に形成された上方に開いたテーパー部と、このテーパー部の下に形成された実質的に垂直な部分とからなる。

【0011】本発明の一態様においては、前記シリコン 窒化膜の膜厚が100nm以上である。

【0012】本発明では、従来のように層間絶縁膜に等方性ウエットエッチングを施すのではなく、層間絶縁膜を上層のシリコン窒化膜と下層のシリコン酸化膜との2層構造とし、シリコン窒化膜に対して等方性ドライエッチングを施して、上方に開いたテーパー(順テーパー)部を形成する。このように、等方性ドライエッチングを施すために、上記従来例のようにフォトレジストと層間絶縁膜との間の界面にエッチング液が染み込むことがなくなり、層間絶縁膜が横方向に過度にエッチングされることもない。

【0013】このように、本発明において、層間絶縁膜を上層のシリコン窒化膜と下層のシリコン酸化膜との2層構造とし、シリコン窒化膜に対して等方性ドライエッチングを施すのは、従来のようなシリコン酸化膜の層間 絶縁膜に対しては等方性ドライエッチングを実質的に施

すことができないからである。即ち、シリコン酸化膜は、エッチングの異方性に関与するイオン性よりもエッチングの等方性に関与するラジカル性が強いエッチング条件下では、実用的なエッチング速度でエッチングすることができない。そこで、層間絶縁膜の上層をFラジカルなどで等方性エッチングされやすいシリコン窒化膜とし、実用的なエッチング速度での等方性ドライエッチングの進行を確保するようにした。

【0014】また、層間絶縁膜の下層をシリコン酸化膜としたのは、シリコン窒化膜の比誘電率がシリコン酸化膜の2倍程度あるため、層間絶縁膜の総てをシリコン窒化膜とした場合、上下の導電層間の静電容量が必要以上に大きくなってしまいクロストークを起こし、装置の信頼性が低下するからである。即ち、本発明では、層間絶縁膜の下層をシリコン酸化膜とすることにより、上下の導電層間の静電容量を低下させ、安定な動作を担保するようにしている。

【0015】なお、本明細書において、シリコン酸化膜は、BPSG膜やPSG膜などの不純物を含んだシリコン酸化膜(シリケートガラス膜)をも包含するものとする。

[0016]

【発明の実施の形態】以下、本発明の実施形態につき、 図面を参照して説明する。

【0017】図 $1\sim2$ は、本発明を上層配線と下層配線とがコンタクト孔において接続された半導体装置の製造に適用した実施形態を、工程順に示す断面図である。本実施形態では、まず、図1 (a)に示すように、リンがドープされた下層配線である多結晶シリコン膜1上に、膜厚500nm程度のシリコン酸化膜2および膜厚500nm程度のシリコン窒化膜3を順次CVD法により形成する。しかる後、フォトレジスト4を全面に塗布してから、フォトリソグラフィ技術によりコンタクト孔形状の開孔4aをフォトレジスト4に形成する。なお、シリコン酸化膜2としては、BPSG膜やPSG膜などのシリケートガラス膜を用いてもよい。

【0018】次に、図1(b)に示すように、フォトレジスト4をマスクとして、SF6+Heガスを用いたプラズマによりシリコン窒化膜3を選択的にドライエッチングする。このとき、プラズマはラジカル成分が主体のものとするので、エッチングは等方的に且つ十分な速度で進行し、シリコン窒化膜3にはテーパー部3aが形成される。このエッチングはシリコン酸化膜2が露出した時点で停止してもよく、シリコン酸化膜2が露出したからもエッチングを続行してもよい。なお、シリコン酸化膜2の露出以降にエッチングを続行した場合であっても、シリコン窒化膜3はシリコン酸化膜2よりも4倍以上エッチング速度が速いため、シリコン酸化膜2はほと

んど削られることがない。

【0019】次に、図1(c)に示すように、同じくフ

ォトレジスト4をマスクとして、CF4 ガスを用いてシリコン酸化膜2に異方性ドライエッチングを施す。これにより、シリコン窒化膜3およびシリコン酸化膜2には多結晶シリコン膜1に達するコンタクト孔5が形成される。コンタクト孔5は、シリコン窒化膜3に形成された上方に開いたテーパー部3aを有しており、また、このテーパー部3aの下のシリコン酸化膜2は実質的に垂直に開孔される。

【0020】次に、図2(a)に示すように、アッシングなどによりフォトレジスト4を除去する。

【0021】次に、図2(b)に示すように、コンタクト孔5の底部において多結晶シリコン膜1と接続される上層配線としてのアルミニウム膜6をスパッタ法により全面に形成し、このアルミニウム膜6を配線形状にパターニング加工する。

【0022】このアルミニウム膜6は、上方に開いたテーパー部3aがコンタクト孔5の上部に形成されているため、アスペクト比の高いコンタクト孔5に対しても良好な段差被覆率で形成することができる。従って、コンタクト孔5における上下配線の接触抵抗を十分に低減することができ、また、コンタクト孔5部分でのアルミニウム膜6の断線が生じることもない。

【0023】本実施形態では、テーパー部3aがフォトレジスト4との界面であるその上端において水平となす角度はほぼ 90° であり、下方へいくほどテーパー部3aがシリコン酸化膜2との界面であるその下端において水平となす角度はほぼ 40° ~ 60° となる。テーパー部3aがシリコン酸化膜2との界面であるその下端において水平となす角度はコンタクト北を低減してアルミニウム膜6の段差被覆率を向上させる観点から、 70° 以下であることが好ましく、実用的には 30° ~ 50° 程度であることが最も好ましい。また、同じ観点から、シリコン酸化膜3の膜厚は100nm以上であることが好ましく、戻3の膜厚は100nm以上であることが好ましく、シリコン酸化膜2の膜厚に対するシリコン窒化膜3の形成とするほどコンタクト孔5での実質的なアスペクト比を低減することができるようになる。

【0024】また、層間絶縁膜の下層を、比誘電率がシリコン窒化膜3の半分程度のシリコン酸化膜2としているので(シリコン窒化膜の比誘電率が7程度に対し、シリコン酸化膜の比誘電率が3.5程度)、多結晶シリコン膜1とアルミニウム膜6との間の静電容量を低下させることができる。従って、配線間のクロストークが生じるなどして装置の信頼性が低下することもなく、装置の安定動作に寄与することができる。

【0025】また、上記実施形態では、シリコン酸化膜2が露出するまでシリコン窒化膜3をエッチングしたが、図3に示すように、シリコン酸化膜2が露出する以前にシリコン窒化膜13のエッチングを停止し、シリコン窒化膜13に等方性エッチングによるテーパー部13

aとともに異方性エッチングによる垂直部分を形成する ようにしてもよい。

【0026】上記実施形態では、コンタクト孔において上下の配線間を接続するようにしたが、本発明はこれに限られるものではなく、MOSトランジスタのソース・ドレインである不純物拡散層と配線とを接続する場合など、コンタクト孔において上下の導電層を電気的に接続する場合に広く適用することが可能である。

[0027]

【発明の効果】以上説明したように、本発明の半導体装置の製造方法によると、コンタクト孔を形成する層間絶縁膜をシリコン窒化膜とシリコン酸化膜との2層構造とし、上方に開いたテーパー部を形成するためにシリコン窒化膜に対して等方性ドライエッチングを施すので、従来のようにフォトレジストと層間絶縁膜との間の界面にエッチング液が染み込むことがなくなり、層間絶縁膜が横方向に過度にエッチングされることもない。従って、隣接するコンタクト孔が連続的に形成されて層間絶縁膜が実質的に薄くなることがなくなり、素子の特性や装置全体の歩留りが向上する。

【0028】また、本発明の半導体装置によると、コンタクト孔が上方に開いたテーパー部を有するので、コンタクト孔の実質的なアスペクト比が低下して上下導電層の接触抵抗を低減することができるとともに、層間絶縁膜の下層を比誘電率が比較的小さいシリコン酸化膜としたので、上下の導電層間の静電容量が低下して素子が安定に動作するようになる。

【図面の簡単な説明】

【図1】本発明の一実施形態の半導体装置の製造方法を 工程順に示す断面図である。

【図2】本発明の一実施形態の半導体装置の製造方法を 工程順に示す断面図である。

【図3】本発明の別の実施形態で製造した半導体装置の 断面図である。

【図4】従来の方法によりコンタクト部分に配線を形成した場合の断面図である。

【図5】別の従来の方法によりコンタクト部分に配線を 形成する場合を工程順に示す断面図である。

【図6】図5の方法の問題点を説明するための断面図である。

【符号の説明】

- 1 多結晶シリコン膜(第1の導電層)
- 2 シリコン酸化膜
- 3 シリコン窒化膜
- 3a テーパー部
- 4 フォトレジスト
- 4 a 開孔
- 5 コンタクト孔
- 6 アルミニウム膜(第2の導電層)

[図2]

[図1] (a) (b) (b) [図4] [図3] [図6] 52 52 5

[図5]

